台積電布局12吋High NA光罩 法人看好艾司摩爾、資本支出難降

台積電與艾司摩爾推動High NA EUV光罩從6吋升級至12吋，專家指出，大尺寸光罩有助提升生產效率及產能、降低長期製造成本；法人則認為，隨著High NA技術路徑逐步明朗，有利艾司摩爾中長期展望，但也意味晶圓代工業者未來資本支出恐難明顯下降。

台積電8日攜手艾司摩爾導入大尺寸High NA EUV光罩，將從現行6吋光罩轉移至更大的12吋光罩。台積電預計2030年起導入High NA技術，2031年前建立12吋光罩試產線，並在2033年將12吋High NA微影系統導入先進製程量產。

台積電指出，這將有助提升晶圓廠生產力，降低晶片製造成本，並使整體半導體產業受惠。

台經院產經資料庫總監劉佩真分析，High NA EUV具備更高解析度及數值孔徑，可在晶圓上刻劃更精細的奈米級電路圖案，進一步突破傳統微影製程的物理限制，有助半導體製程持續微縮，支援下一代高效能運算(HPC)及AI晶片對效能與功耗的需求。AI應用帶動先進製程需求攀升，High NA EUV將成為延續摩爾定律、推動邏輯及記憶體晶片持續微縮的關鍵技術。

劉佩真指出，透過擴大光罩尺寸，可望提升生產效率並降低長期製造成本，同時支援更先進的圖案化製程；搭配High NA EUV設備後，也有助進一步提升產能。她說：『(原音)產業協議其實也把半導體製造關鍵的光罩規格從現行的6吋升級到12吋，我想這個變革能夠大幅提高生產效率，而且降低長期成本。透過擴大光罩尺寸，晶片製造商能夠支援更先進的圖案化製程，而且搭配High Na EUV設備時，能夠讓產能顯著提高。』

法人指出，觀察晶圓代工大廠，以英特爾布局High NA最為積極，預計2028年導入。三星已進入研發階段，預計2028年率先應用於記憶體，晶圓代工量產時程則可能與台積電相近或略早。

法人分析，台積電與艾司摩爾深化High NA合作，對艾司摩爾是正面訊號，未來3年對台積電影響則相對有限。不過，High NA導入也意味現行Low NA技術預計在1奈米世代逐步逼近極限，台積電自2030年起可能迎來新一波大規模資本支出。隨著High NA技術路徑逐步明朗，有利艾司摩爾中長期展望及產業技術升級，但也意味晶圓代工業者資本支出恐難明顯下降。(編輯：宋皖媛)